在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。（）。

A:idata<=“00001111” B:idata<=b”0000_1111” C:idata<=X”AB” D:idata<=B”21”

32位微处理器的32是指（）。

A:系统总线的宽度为32位 B:处理的数据长度只能为32位 C:CPU字长为32位 D:通用寄存器数目为32个

32位微处理器的32是指______。

A:系统总线的宽度为32位 B:处理的数据长度只能为32位 C:CPU字长为32位 D:通用寄存器数目为32个

32位微处理器的32是指（）。

A:系统总线的宽度为32位 B:处理的数据长度只能为32位 C:CPU字长为32位 D:通用寄存器数目为32个

32位微处理器的32是指（）

A:系统总线的宽度为32位 B:处理的数据长度只能为32位 C:CPU字长为32位 D:通用寄存器数目为32个

32位微处理器的32是指（）

A:系统总线的宽度为32位 B:处理的数据长度只能为32位 C:CPU字长为32位 D:通用寄存器数目为32个