一个能为VHDL综合器接受，并能作为一个独立的设计单元的完整的VHDL程序称为（）。

题库:EDA技术 类型:最佳选择题 时间:2017-06-23 18:39:47 免费下载:《EDA技术》Word试卷

一个能为VHDL综合器接受，并能作为一个独立的设计单元的完整的VHDL程序称为（）。
A.设计输入
B.设计输出
C.设计实体
D.设计结构

本题关键词:单体设计,并联设计,一般工程设计,设备设计,设计,单元教学设计,墙体设计,消能减震设计,设计能力审查,节能设计文件;