在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。（）。

题库:EDA技术 类型:最佳选择题 时间:2017-06-23 18:39:47 免费下载:《EDA技术》Word试卷

在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector，试指出下面那个赋值语句是错误的。（）。
A.idata<=“00001111”
B.idata<=b”0000_1111”
C.idata<=X”AB”
D.idata<=B”21”

本题关键词:个人征信数据库,个人信用数据库,个体指数,第一个五年计划时期,第四类错误,第二类错误,第三类错误,个体化信息,导轨架个数,A型行为;