VHDL语言中信号定义的位置是（）。

题库:EDA技术 类型:最佳选择题 时间:2017-06-23 18:39:47 免费下载:《EDA技术》Word试卷

VHDL语言中信号定义的位置是（）。
A.实体中任何位置
B.实体中特定位置
C.结构体中任何位置
D.结构体中特定位置

本题关键词:设置位置,位置,位置觉,倒置位,窗位置,体表定位,躯体定位,结构布置,实际进展位置点,子宫位置;