在VHDL中（）不能将信息带出对它定义的当前设计单元。

题库:EDA技术 类型:最佳选择题 时间:2017-06-23 18:39:47 免费下载:《EDA技术》Word试卷

在VHDL中（）不能将信息带出对它定义的当前设计单元。
A.信号
B.常量
C.数据
D.变量

本题关键词:定量信息,信号测量,信息质量,质量信息,能量代谢当量,设计单位质量义务,常量元素,定性变量,量表的信度,交易对手信用风险计量;