VHDL程序中的中间信号必须在（）中定义，变量必须在（）中定义。

题库:EDA技术 类型:最佳选择题 时间:2017-06-23 18:39:47 免费下载:《EDA技术》Word试卷

VHDL程序中的中间信号必须在（）中定义，变量必须在（）中定义。
A.实体；进程
B.结构；体进程
C.进程；进程
D.结构体；结构体

本题关键词:主体结构工程,主体结构工程款,结构工程,结构主义课程理论,钢结构工程,静定结构体系,教学过程结构,金属结构工程,结构吊装工程,产程进展;