在VHDL中，IF语句中至少应有1个条件句，条件句必须由（）表达式构成。

题库:EDA技术 类型:最佳选择题 时间:2017-06-23 18:39:48 免费下载:《EDA技术》Word试卷

在VHDL中，IF语句中至少应有1个条件句，条件句必须由（）表达式构成。
A.BIT
B.STD_LOGIC
C.BOOLEAN
D.任意

本题关键词:有氧条件,无条件反应,有条件补偿条款,六项必要条件,个人条件评估,工程验收必备条件,必要条件假言命题,先决条件文件,构件应力,诊疗机构设立条件;