在VHDL中，用语句（）表示clock的上升沿。

题库:EDA技术 类型:填空题 时间:2017-06-23 18:39:47 免费下载:《EDA技术》Word试卷

在VHDL中，用语句（）表示clock的上升沿。

本题关键词:沿爪疔,型号表示法,行为表示式,沿江景点,通用表,大叶沿阶草,指数上升,线性上升,暗示性语言,S-O-R行为表示式;