在多级存储系统中，Cache处在CPU和主存之间，解决 (64) 问题。若Cache和主存的存取时间分别T₁和T₂，Cache的命中率为H，则计算机实际存取时间为 (65) 。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送 (66) ；当CPU向存储器执行写操作时，为了使Cache内容和主存的内容保持一致，若采用 (67) 法，同时写入Cache和主存。由于Cache容量比主存容量小，当Cache已写满时，但要主存信息写入Cache时，就要淘汰Cache中的已有信息。为了提高Cache的命中率，常采用一种 (68) 替换算法。

A:Cache B:CPU C:Cache和CPU D:Cache或CPU

下面关于计算机cache的论述中，正确的是 (29) 。

A:cache是一种介于主存和辅存之间的存储器，用于主辅存之间的缓冲存储 B:若访问cache不命中，则用从内存中取到的字节代替cache中最近访问过的字节 C:cache的命中率必须很高，一般要达到90%以上 D:cache中的信息必须与主存中的信息时刻保持一致

在Cache-主存两级存储体系中，关于Cache的叙述，错误的是（）。

A:Cache设计的主要目标是在成本允许的情况下达到较高的命中率，使存储系统具有最短的平均访问时间 B:Cache设计的一个重要原则是在争取获得较快的存取速度和花费较低的存储成本之间达到合理的折衷 C:除了 Cache 容量和块的大小，地址相联方式和替换策略也会影响 Cache的命中率 D:在速度要求较高的场合采用直接映像，在速度要求较低的场合采用组相联或全相联

以下关于Cache的叙述中，正确的是______。

A:在容量确定的情况下，替换算法的时间复杂度是影响Cache命中率的关键因素 B:Cache的设计思想是在合理的成本下提高命中率 C:Cache的设计目标是容量尽可能与主存容量相等 D:CPU中的Cache容量应大于CPU之外的Cache容量

下面关于Cache的叙述，______是错误的。

A:在体系结构上，Cache存储器位于主存与CPU之间 B:Cache存储器存储的内容是动态更新的 C:使用Cache存储器并不能扩大主存的容量 D:Cache的命中率只与其容量相关

Intel Pentium内部有两个各为8KB的指令Cache和数据Cache，其目的是( )

A:弥补片外Cache容量的不足 B:弥补内存容量的不足 C:弥补外存容量的不足 D:加快指令执行速度

下面是微处理器中有关Cache的叙述，其中错误的是( )。

A:从Pentium 微处理器开始已经将其内部的L1 Cache 分离为指令Cache 和数据Cache B:Pentium Ⅱ的L2 Cache 不在微处理器芯片内部 C:Pentium 4微处理器的L1 Cache 和L2 Cache 均集成在处理器芯片内 D:目前市场上销售的赛扬(Celeron)微处理器价格较低，因为芯片内部没有集成Cache

Cache的中文是______。

A:缓冲器 B:只读存储器 C:高速缓冲存储器 D:可编程只读存储器