DMA传送控制的周期挪用法一般适用于（）的情况。
A:I/O设备读写周期大于内存存储周期 B:CPU工作周期比内存周期长很多 C:I/O设备读写周期小于内存存储周期 D:CPU工作周期比内存存储周期小很多
在读写周期为1：3倍频扫描彩电中，存储器读出的频率比写入的频率高（）倍。
内存的读写周期是由（）来决定的。
计算机进行的每一步操作都是在统一的时钟脉冲控制下。一个节拍一个节拍来动作的，微处理器动作的最小时间单位是（）。
A:时钟周期 B:指令周期 C:总线周期 D:读写周期
某机主存的读写周期为1μs，今采用增设Cache 方案和多体交叉存取方案来使其有效访问周期减少到0.2μs，设Cache的命中率为90%，则Cache的读写周期应为 (42) 才能满足要求。设在多体交叉存取访问时，产生存储体访问冲突的概率为10%，则应由 (43) 存储体并行工作才能满足要求。
（42）处填（）。
A:0.05 B:0.1 C:0.2 D:0.4
某机主存的读写周期为1μs，今采用增设Cache 方案和多体交叉存取方案来使其有效访问周期减少到0.2μs，设Cache的命中率为90%，则Cache的读写周期应为 (42) 才能满足要求。设在多体交叉存取访问时，产生存储体访问冲突的概率为10%，则应由 (43) 存储体并行工作才能满足要求。
（43）处填（）。
A:6 B:8 C:9 D:10
Pentium微处理器执行突发式读写周期时，需要插入等待时钟周期的数量为( )。
A:1个 B:2个 C:3个 D:0个
Pentium微处理器执行突发式读写周期时，需要插入等待时钟周期的数量为
A:1个 B:2个 C:3个 D:0个
计算机维修工
