主存和CPU之间增加高速缓存的目的是（）。

A:解决CPU与外存之间的速度匹配 B:既扩大内存容量，又提高存取速度 C:扩大内存容量 D:解决CPU与主存之间的速度匹配

在多级存储系统中，Cache处在CPU和主存之间，解决 (55) 问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为 (56) 。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送 (57) ：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用 (58) 法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种 (59) 替换算法。

A:主存容量扩充 B:主存和CPU速度匹配 C:多个请求源访问主存 D:BIOS存放

在多级存储系统中，Cache处在CPU和主存之间，解决 (64) 问题。若Cache和主存的存取时间分别T₁和T₂，Cache的命中率为H，则计算机实际存取时间为 (65) 。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送 (66) ；当CPU向存储器执行写操作时，为了使Cache内容和主存的内容保持一致，若采用 (67) 法，同时写入Cache和主存。由于Cache容量比主存容量小，当Cache已写满时，但要主存信息写入Cache时，就要淘汰Cache中的已有信息。为了提高Cache的命中率，常采用一种 (68) 替换算法。

A:主存容量扩充 B:主存和CPU速度匹配 C:多个请求源访问主存 D:BIOS存放

在CPU和主存间设置cache存储器主要是为了 (14) 。若使用基于数据内容进行访问的存储设备作为cache时，能更快决定是否命中。这种地址映射方法称为 (15) 映射。CPU向cache执行写操作时，可以同时写回主存储器或者仅当cache中该数据被淘汰时才写回主存储器，前者称为 (16) ，而后者称为 (17) 。若cache的存取速度是主存存取速度的10倍，且命中率可达到0.8，则CPU对该存储系统的平均存取周期为 (18) T(T为主有的存取周期)。

A:扩充主存容量 B:解决CPU和主存的速度匹配 C:提高可靠性 D:增加CPU访问的并行度

为了解决CPU与主存速度不匹配的问题，通常采用的方法是 (16) 。

A:采用速度更快的主存 B:在CPU和主存之间插入少量的高速缓冲存储器 C:在CPU周期中插入等待周期 D:扩大主存的容量

为了解决CPU与主存速度不匹配的问题，通常采用的方法是 (9) 。

A:采用速度更快的主存 B:在CPU和主存之间插入少量的高速缓冲存储器 C:在CPU周期中插入等待周期 D:扩大主存的容量

为了解决CPU与主存速度不匹配的问题，通常采用的方法是（）。

A:采用速度更快的主存 B:在CPU 和主存之间插入少量的高速缓冲存储器 C:在CPU 周期中插入等待周期 D:扩大主存的容量