以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。

A:Cache扩充了主存储器的容量 B:Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响 C:Cache的有效性是利用了对主存储器访问的局部性特征 D:Cache中通常保存着主存储器中部分内容的一份副本

在多级存储系统中，Cache处在CPU和主存之间，解决 (55) 问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为 (56) 。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送 (57) ：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用 (58) 法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种 (59) 替换算法。

A:主存容量扩充 B:主存和CPU速度匹配 C:多个请求源访问主存 D:BIOS存放

在多级存储系统中，Cache处在CPU和主存之间，解决 (55) 问题。若Cache和主存的存取时间分别为T1和T2，Cache的命中率为H，则该计算机实际存取时间为 (56) 。当CPU向存储器执行读操作时，首先访问Cache，若命中，则从Cache中取出指令或数据，否则从主存中取出，送 (57) ：当CPU向存储器执行写操作时，为了使Cache的内容和主存的内容保持一致，若采用 (58) 法，则同时写入Cache和主存。由于Cache容量比主存容量小，因此当Cache满时，执行把主存信息向Cache写入，就要淘汰Cache中已有的信息，为了提高Cache的命中率，采用一种 (59) 替换算法。

A:Cache B:CPU C:Cache和CPU D:Cache或CPU

以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。

A:Cache扩充了主存储器的容量  B:Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响  C:Cache的有效性是利用了对主存储器访问的局部性特征  D:Cache中通常保存着主存储器中部分内容的一份副本

在多级存储系统中，Cache处在CPU和主存之间，解决 (64) 问题。若Cache和主存的存取时间分别T₁和T₂，Cache的命中率为H，则计算机实际存取时间为 (65) 。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送 (66) ；当CPU向存储器执行写操作时，为了使Cache内容和主存的内容保持一致，若采用 (67) 法，同时写入Cache和主存。由于Cache容量比主存容量小，当Cache已写满时，但要主存信息写入Cache时，就要淘汰Cache中的已有信息。为了提高Cache的命中率，常采用一种 (68) 替换算法。

A:主存容量扩充 B:主存和CPU速度匹配 C:多个请求源访问主存 D:BIOS存放

在多级存储系统中，Cache处在CPU和主存之间，解决 (64) 问题。若Cache和主存的存取时间分别T₁和T₂，Cache的命中率为H，则计算机实际存取时间为 (65) 。当CPU向存储器执行读操作时，首先访问Cache，如命中，则从Cache中取出指令或数据，否则从主存中取出，送 (66) ；当CPU向存储器执行写操作时，为了使Cache内容和主存的内容保持一致，若采用 (67) 法，同时写入Cache和主存。由于Cache容量比主存容量小，当Cache已写满时，但要主存信息写入Cache时，就要淘汰Cache中的已有信息。为了提高Cache的命中率，常采用一种 (68) 替换算法。

A:Cache B:CPU C:Cache和CPU D:Cache或CPU

以下关于CPU与主存之间增加高速缓存（Cache）的叙述中，错误的是（）。

A:Cache扩充了主存储器的容量  B:Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响  C:Cache的有效性是利用了对主存储器访问的局部性特征  D:Cache中通常保存着主存储器中部分内容的一份副本

以下关于CPU与主存之间增加高速缓存(Cache)的叙述中，错误的是______。

A:Cache扩充了主存储器的容量 B:Cache可以降低由于CPU与主存之间的速度差异造成的系统性能影响 C:Cache的有效性是利用了对主存储器访问的局部性特征 D:Cache中通常保存着主存储器中部分内容的一份副本