Pentium4处理器中的cache是用SRAM组成的一种高速缓冲存储器，其作用是（）。

A:发挥CPU的高速性能 B:扩大主存储器的容量 C:提高数据存取的安全性 D:提高与外部设备交换数据的速度

高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。

A:PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了即降低成本又提高系统性能的目的 B:CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态 C:CPU访问CaChe“未命中”时，信息需从主存(DRAM)传送到CPU，这时CPU要插入等待状态 D:L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率

高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中正确的是( )。

A:L1 Cache的工作频率越来越高，但还是低于访问它的CPU的工作频率 B:CPU访问Cache，“命中”和“未命中”时，均需插入等待状态，只是“命中”时插入的等待状态数少于“未命中”时插入的等待状态数 C:PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了既降低成本又提高系统性能的目的 D:L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率

高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中正确的是( )。

A:L1 Cache的工作频率越来越高，但还是低于访问它的CPU的工作频率 B:CPU访问Cache，“命中”和“未命中”时，均需插入等待状态，只是“命中”时插入的等待状态数少于“未命中”时插入的等待状态数 C:PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即达到了既降低成本又提高系统性能的目的 D:L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率

高速缓冲存储器Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是______。

A:PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，达到了既降低成本又提高系统性能的目的 B:CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态 C:L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率 D:CPU访问Cache“未命中”时，信息需从主存(DRA传送到CPU，这时CPU要插入等待状态

高速缓冲存储器 Cache是位于CPU和主存DRAM之间规模或容量较小但速度很快的存储器。下面是关于Cache的叙述，其中错误的是( )。

A:PC中采用的Cache方案兼顾了SRAM的高速特性和DRAM的低成本特性，即，达到了即降低成本又提高系统性能的目的 B:CPU访问Cache“命中”时，由于Cache的速度与CPU相当，因此CPU就能在零等待状态下迅速地完成数据的读写，而不必插入等待状态 C:CPU访问CaChe“未命中”时，信息需从主存(DRA传送到CPU，这时CPU要插入等待状态 D:L1 Cache的工作频率和CPU的工作频率相等，L2 Cache的工作频率越来越高，但不可能等于CPU的工作频率