一与门、一或门的一个输入端接低电平0，则其各自的输出为（）

A:均为高电平1 B:均为低电平0 C:与门的输出为1，或门的输出不确定 D:与门的输出为0，或门的输出不确定

一与非门、一或非门的一个输入端接低电平0，则其各自的输出为（）

A:均为高电平1 B:均为低电平0 C:与非门的输出为1，或非门的输出不确定 D:与非门的输出为0，或非门的输出为1

供电电压相同时，CMOS电路与TTL电路输出的高电平与低电平的情况为（）

A:CMOS的输出高电平比TTL的输出高电平高，低电平比TTL输出的低电平低 B:CMOS的输出高电平比TTL的输出高电平高，低电平比TTL输出的低电平高 C:CMOS的输出高电平比TTL的输出高电平低，低电平比TTL输出的低电平低 D:CMOS的输出高电平比TTL的输出高电平低，低电平比TTL输出的低电平高

OC门的基极输入为低电平、其集电极不接上拉电阻时，集电极的输出为（）

A:高电平 B:低电平 C:高阻态 D:对地饱和导通

在正逻辑系统中，若要求“或”门输出端为低电平，则其输入端（）

A:全为低电平 B:全为高电平 C:只要由一个低电平 D:只要有一个高电平

TTL与非门输入端全部接地（低电平）时，输出（）。

A:零电平 B:低电平 C:高电平 D:可能是低电平，也可能是高电平

在正逻辑系统中，若要求“或”门电路的输出端为低电平，则其输入端（）。

A:全为高电平 B:全为低电平 C:只要有一个是低电平就行

I2C总线传输数据时，SDA线上高电平或低电平允许变化时，SCL时钟线信号是（）

A:SCL时钟线信号为高电平期间 B:SCL时钟线信号为低电平期间 C:SCL时钟线信号电平无要求 D:SCL时钟线信号高低电平与SDA线上高地电平同步

在正逻辑系统中，若要求“或门电路输出端为低电平，其输入端（）。

A:全为高电平 B:全为低电平 C:只要有一个低电平就行

在数字电路中，输出低电平是指电路输出端带额定负载电阻时，输入端为（）下限值时，电路的输出电压。

A:低电平 B:高电平 C:+3V D:+5V